Ładuje się......
System-on-chip test architectures: nanometer design for testability
| 1. autor: | |
|---|---|
| Kolejni autorzy: | |
| Format: | Printed Book |
| Język: | English |
| Wydane: |
Boston
Morgan Kaufmann
2008
|
| Hasła przedmiotowe: |
UL
| Sygnatura: |
621.9 WAN |
|---|---|
| Egzemplarz | Możliwość dostępu nieznana |