ロード中...
System-on-chip test architectures: nanometer design for testability
| 第一著者: | |
|---|---|
| その他の著者: | |
| フォーマット: | Printed Book |
| 言語: | English |
| 出版事項: |
Boston
Morgan Kaufmann
2008
|
| 主題: |
UL
| 請求記号: |
621.9 WAN |
|---|---|
| 所蔵 | ステータス情報は利用できません |