Lanean...
System-on-chip test architectures: nanometer design for testability
| Egile nagusia: | |
|---|---|
| Beste egile batzuk: | |
| Formatua: | Printed Book |
| Hizkuntza: | English |
| Argitaratua: |
Boston
Morgan Kaufmann
2008
|
| Gaiak: |
UL
| Sailkapena: |
621.9 WAN |
|---|---|
| Alea | Egoera zuzenean ez dago erabilgarri |