Citace podle APA

Vyemura, J. P. (2006). Chip design for submicron VLSI: CMOS layout and simulation. Cengage learning.

Styl Chicago

Vyemura, John P. Chip Design for Submicron VLSI: CMOS Layout and Simulation. Canada: Cengage learning, 2006.

Citace podle MLA

Vyemura, John P. Chip Design for Submicron VLSI: CMOS Layout and Simulation. Cengage learning, 2006.

Upozornění: Tyto citace jsou generovány automaticky. Nemusí být zcela správně podle citačních pravidel..