Citação norma APA

Chip Design for Submicorn VLSI: CMOS Layout ad Simulation. Cengage learning.

Citação norma Chicago

Chip Design for Submicorn VLSI: CMOS Layout Ad Simulation. Cengage learning.

Citação norma MLA

Chip Design for Submicorn VLSI: CMOS Layout Ad Simulation. Cengage learning.

Nota: a formatação da citação pode não corresponder 100% ao definido pela respectiva norma.