APA Zitierstil

Chip Design for Submicorn VLSI: CMOS Layout ad Simulation. Cengage learning.

Chicago Zitierstil

Chip Design for Submicorn VLSI: CMOS Layout Ad Simulation. Cengage learning.

MLA Zitierstil

Chip Design for Submicorn VLSI: CMOS Layout Ad Simulation. Cengage learning.

Achtung: Diese Zitate sind unter Umständen nicht zu 100% korrekt.